單擊此處編輯母版標題樣式,,單擊此處編輯母版文本樣式,,第二級,,第三級,,第四級,,第五級,,,,*,第三章,集成開發(fā)平臺,Quartus,Ⅱ,操作基礎(chǔ),,主要內(nèi)容,QuartusⅡ,軟件的安裝方法和工程的基本設(shè)計流程；,,通過簡單的實例演示各流程以及常用工具的使用方法，熟悉,QuartusⅡ,軟件的用戶界面、常用工具和設(shè)計流程；,,宏功能模塊的配置和,SignalTapⅡ,邏輯分析儀的使用方法3.1,,QuartusⅡ,軟件的安裝,把,QuartusⅡ7.2,安裝光盤放入計算機的光驅(qū)中，在自動出現(xiàn)的光盤安裝目錄中選擇安裝,QuartusⅡ,軟件和,Megacore IP library,兩項，安裝光盤將自動引導(dǎo)完成軟件的安裝；,,軟件安裝完成之后，在軟件中指定,Altera,公司的授權(quán)文件（,License.dat,），才能正常使用 ；,,授權(quán)文件可以在,Altera,的網(wǎng)頁上,,申請或者購買獲得安裝,Altera,的硬件驅(qū)動程序驅(qū)動程序存放在,QuartusⅡ,安裝目錄下的,…,quartus\drivers,文件夾中驅(qū)動安裝后才能將設(shè)計結(jié)果通過計算機的通信接口編程下載到目標芯片中。

3.2,Quartus,Ⅱ,軟件的用戶界面,啟動,Quartus,Ⅱ,軟件后默認的界面主要由標題欄、菜單欄、工具欄、資源管理窗口、編譯狀態(tài)顯示窗口、信息顯示窗口和工程工作區(qū)等部分組成3.2 QuartusⅡ,軟件的用戶界面（續(xù),1,）,標題欄,,標題欄中顯示當前工程的路徑和工程名菜單欄,,菜單欄主要由文件（,File,）、編輯（,Edit,）、視圖（,View,）、工程（,Project,）、資源分（,Assignments,）、操作（,Processing,）、工具（,Tools,）、窗口（,Window,）和幫助（,Help,）等下拉菜單組成工具欄,,工具欄中包含了常用命令的快捷圖標資源管理窗口,,資源管理窗口用于顯示當前工程中所有相關(guān)的資源文件3.2,,QuartusⅡ,軟件的用戶界面（續(xù),2,）,工程工作區(qū),,當,QuartusⅡ,實現(xiàn)不同的功能時，此區(qū)域?qū)⒋蜷_對應(yīng)的操作窗口，顯示不同的內(nèi)容，進行不同的操作，如器件設(shè)置、定時約束設(shè)置、編譯報告等均顯示在此窗口中編譯狀態(tài)顯示窗口,,此窗口主要顯示模塊綜合、布局布線過程及時間信息顯示窗口,,該窗口主要顯示模塊綜合、布局布線過程中的信息，如編譯中出現(xiàn)的警告、錯誤等，同時給出警告和錯誤的具體原因。

3.3,QuartusⅡ,的開發(fā)流程,按照一般編程邏輯設(shè)計的步驟，利用,QuartusⅡ,軟件進行開發(fā)是可以分為以下四個步驟：,,（,1,）輸入設(shè)計文件；,,（,2,）編譯設(shè)計文件；,,（,3,）仿真設(shè)計文件；,,（,4,）編程下載設(shè)計文件3.3.1,輸入設(shè)計文件,Quartus,Ⅱ,軟件的輸入法有：,,,1,）原理圖輸入方式、,,,2,）文本輸入方式（如,VHDL,、,Verilog,HDL,）,,,3,）,AHDL,輸入方式、,,,4,）模塊輸入方式以及,,,5,）第三方,EDA,工具產(chǎn)生的文件以及混合使用以上幾種設(shè)計輸入方法進行設(shè)計,,,本章主要介紹原理圖輸入法,,原理圖輸入法也稱為圖形編輯輸入法，用,Quartus,Ⅱ,原理圖輸入設(shè)計法進行數(shù)字系統(tǒng)設(shè)計時，不需要任何硬件描述語言的知識，在具有數(shù)字邏輯電路基本知識的基礎(chǔ)上，利用,Quartus,Ⅱ,軟件提供的,EDA,平臺設(shè)計數(shù)字電路或系統(tǒng)3.3.1,輸入設(shè)計文件（續(xù),1,）,1,、原理圖輸入法－建立設(shè)計工程,,建立設(shè)計工程的方法如圖示：,新建工程選項,新建工程第一頁,3.3.1,,輸入設(shè)計文件（續(xù),2,）,1,、原理圖輸入法－建立設(shè)計工程,,建立設(shè)計工程的方法圖示：,新建工程第二頁,新建工程第三頁,3.3.1,,輸入設(shè)計文件（續(xù),3,）,1,、原理圖輸入法－建立設(shè)計工程,,建立設(shè)計工程的方法圖示：,新建工程第四頁,,新建工程第五頁,3.3.1,,輸入設(shè)計文件（續(xù),4,）,2,、原理圖輸入法－輸入設(shè)計文件,,,1,）新建工程之后，便可以進行電路系統(tǒng)設(shè)計文件的輸入。

選擇,file,菜單中的,New,命令，彈出如圖所示的新建設(shè)計文件類型選擇窗口3.3.1,,輸入設(shè)計文件（續(xù),5,）,2,）選擇,New,對話框,,中的,Device Design,,files,頁下的,Block,,Diagram/Schematic,,File,，點擊,OK,，,,打開如圖所示的圖,,形編輯器對話框，,,進行設(shè)計文件輸入,圖形編輯器對話框,2,、原理圖輸入法－輸入設(shè)計文件,3.3.1,輸入設(shè)計文件（續(xù),6,）,2,、原理圖輸入法－輸入設(shè)計文件,,,3,）在圖形編輯窗口,,中的任何一個位置,,雙擊鼠標，,或點擊,,,圖中的,“,符,號,工具,”,,,按鈕,，,或選擇菜,單,,Edit,下的,Insert,,Symbol,命令，,彈出,,,如,右,圖所示的,元件,,選擇窗口,Symbol,,,對話,框元件選擇窗口,3.3.1,輸入設(shè)計文件（續(xù),7,）,2,、原理圖輸入法－輸入設(shè)計文件,,4,）用鼠標點擊單元庫前面的加號,(+),，庫中的元件符號以列表的方式顯示出來，選擇所需要的元件符號，該符號顯示在,Symbol,對話框的右邊，點擊,OK,按鈕，添加相應(yīng)元件符號在圖像編輯工作區(qū)中，連接原理圖。

十六進制同步計數(shù)器的原理圖 如下：,,3.3.1,輸入設(shè)計文件（續(xù),8,）,3,、原理圖輸入法－優(yōu)缺點：,,優(yōu)點：,,1,）可以與傳統(tǒng)的數(shù)字電路設(shè)計法接軌，即使用傳統(tǒng)設(shè)計方法得到電路原理圖，然后在,QuartusⅡ,平臺完成設(shè)計電路的輸入、仿真驗證和綜合，最后下載到目標芯片中2,） 它將傳統(tǒng)的電路設(shè)計過程的布局布線、繪制印刷電路板、電路焊接、電路加電測試等過程取消，提高了設(shè)計效率，降低了設(shè)計成本，減輕了設(shè)計者的勞動強度缺點：,,,1,）原理圖設(shè)計方法沒有實現(xiàn)標準化，不同的,EDA,軟件中的圖形處理工具對圖形的設(shè)計規(guī)則、存檔格式和圖形編譯方式都不同，因此兼容性差，難以交換和管理2,）由于兼容性不好，性能優(yōu)秀的電路模塊的移植和再利用非常困難難以實現(xiàn)用戶所希望的面積、速度以及不同風(fēng)格的綜合優(yōu)化,,,3,）原理圖輸入的設(shè)計方法不能實現(xiàn)真實意義上的自頂向下的設(shè)計方案，無法建立行為模型，從而偏離了電子設(shè)計自動化最本質(zhì)的涵義3.3.2,編譯設(shè)計文件,QuartusⅡ,編譯器的主要任務(wù)是對設(shè)計項目進行檢查并完成邏輯綜合，同時將項目最終設(shè)計結(jié)果生成器件的下載文件編譯開始前，可以先對工程的參數(shù)進行設(shè)置QuartusⅡ,軟件中的編譯類型有全編譯和分步編譯兩種。

選擇,QuartusⅡ,主窗口,Process,菜單下,Start Compilation,命令，或者在主窗口,的工具欄,上直接點擊圖標,,,,,,可以進行全編譯,,,,全,編譯的過程包括分析與綜合,（,Analysis & Synthesis,）,、適配,（,Fitter,）,、編程,（,Assembler,）,、時序分析,(Classical Timing Analysis),這,4,個環(huán)節(jié),，而這,4,個環(huán)節(jié)各自對應(yīng)相應(yīng)的菜單命令，可以單獨分步執(zhí)行，也就是分步編譯在設(shè)計的調(diào)試和優(yōu)化過程中，可以使用,RTL,閱讀器觀察設(shè)計電路的綜合結(jié)果,3.3.2,編譯設(shè)計文件（續(xù),1,）,分步編譯就是使用對應(yīng)命令分步執(zhí)行對應(yīng)的編譯環(huán)節(jié)，每完成一個編譯環(huán)節(jié)，生成一個對應(yīng)的編譯報告分步編譯跟全編譯一樣分為四步：,,,,1,、,分析與綜合,（,Analysis & Synthesis,）,：設(shè)計文件進行分析和檢查輸入文件是否有錯誤，對應(yīng)的菜單命令是,QuartusⅡ,主窗口,Process,菜單下,Start,\Start Analysis & Synthesis,，,對應(yīng)的快捷圖標是,在主窗口,的工具欄,上,的 ；,,,,2,、適配（,Fitter,） ：在適配過程中，完成設(shè)計邏輯器件中的布局布線、選擇適當?shù)膬?nèi)部互連路徑、引腳分配、邏輯元件分配等，對應(yīng)的菜單命令是,QuartusⅡ,主窗口,Process,菜單下,Start,\Start Fitter,；（注：兩種編譯方式引腳分配有所區(qū)別 ）,,,3.3.2,,編譯設(shè)計文件（續(xù),2,）,,,3,、,編程,（,Assembler,）,：,產(chǎn)生多種形式的器件編程映像文件,，通過軟件下載到目標器件當中去，應(yīng)的菜單命令是,QuartusⅡ,主窗口,Process,菜單下,Start,\Start Assembler,；,,,,4,、,時序分析,(Classical Timing Analyzer),,：計算給定設(shè)計與器件上的延時，完成設(shè)計分析的時序分析和所有邏輯的性能分析，菜單命令是,QuartusⅡ,主窗口,Process,菜單下,Start,\Start Classical Timing Analyzer,，對應(yīng)的快捷圖標是,在主窗口,的工具欄,上,的 。

編譯完成以后，編譯報告窗口,Compilation Report,會報告工程文件編譯的相關(guān)信息，如編譯的頂層文件名、目標芯片的信號、引腳的數(shù)目等等 全編譯操作簡單，適合簡單的設(shè)計對于復(fù)雜的設(shè)計，選擇分步編譯可以及時發(fā)現(xiàn)問題，提高設(shè)計糾錯的效率，從而提高設(shè)計效率3.3.2,,編譯設(shè)計文件（續(xù),3,）,,5,、,RTL,閱讀器：在設(shè)計的調(diào)試和優(yōu)化過程中，可以使用,RTL,閱讀器觀察設(shè)計電路的綜合結(jié)果，同時也可以觀察源設(shè)計如何被翻譯成邏輯門、原語等 RTL,閱讀器是觀察和確定源設(shè)計是否實現(xiàn)了設(shè)計要求的理想工具執(zhí)行仿真驗證設(shè)計功能之前使用,RTL,閱讀器查找設(shè)計中的問題，可以在設(shè)計早期發(fā)現(xiàn)問題，為后期的驗證工作節(jié)省時間當設(shè)計通過編譯后，選擇,QuartusⅡ,主窗口,Tools,菜單下,Netlist Viewers\RTL Viewer,命令，彈出,RTL,閱讀器窗口,3.3.2,編譯設(shè)計文件（續(xù),4,）,5,、,RTL,閱讀器,,,RTL,閱讀器窗口圖,,3.3.2,,編譯設(shè)計文件（續(xù),5,）,5,、,RTL,閱讀器,,RTL,閱讀器窗口的右邊，是過程設(shè)計結(jié)果的主窗口，包括設(shè)計電路的模塊和連線，,RTL,閱讀器的左邊是層次列表，在每個層次上一樹狀形式列出了設(shè)計電路的所有單元。

層次列表的內(nèi)容包括以下幾個方面：,,（,1,）實例,Instances,，能夠被展開成低層次模塊或?qū)嵗?,（,2,）原語,Primitives,，不能被展開為任何低層次模塊的低層次節(jié)點；,,（,3,）引腳,Pin,，當前層次的,I/O,端口，如果端口是總線，也可以將其展開，觀察到端口中每一個端口的信號；,,（,4,）網(wǎng)線,Net,，是連接節(jié)點的連線，當網(wǎng)線是總線時也可以展開，觀察每條網(wǎng)線3.3.2,,編譯設(shè)計文件（續(xù),6,）,5,、,RTL,閱讀器,,雙擊結(jié)構(gòu)圖中的實例，可以展開此模塊的下一級結(jié)構(gòu)圖,,,3.3.3,仿真設(shè)計文件,仿真的目的就是在軟件環(huán)境下，驗證電路的行為和設(shè)想中的是否一致FPGA/CPLD,中的仿真分為功能仿真和時序仿真功能仿真著重考察電路在理想環(huán)境下的行為和設(shè)計構(gòu)想的一致性，時序仿真則在電路已經(jīng)映射到特定的工藝環(huán)境后，考察器件在延時情況下對布局布線網(wǎng)表文件進行的一種仿真仿真一般需要建立波形文件、輸入信號節(jié)點、編輯輸入信號、波形文件的保存和運行仿真器等過程3.3.3,仿真設(shè)計文件（續(xù),1,）,1,、,建立波形文件,,,波形文件用來為設(shè)計產(chǎn)生輸入激勵信號利用,,Quartus II,波形編輯器可以創(chuàng)建矢量波形文件,(.vwf),,,創(chuàng)建一個新的矢量波形文件,步驟如下：,,（,1,）選擇,QuartusⅡ,主界面,,File,菜單下的,New,命令，,彈出新建對話框,；,,（,2,）在新,建話框中選擇,,Other Files,標簽頁,，,從中選擇,,Vector Waveform File,，,點擊,OK,按鈕,，,則打開一個空的波形編輯器窗口,，主要分為信號欄、工具欄和波形欄 。

3.3.3,仿真設(shè)計文件（續(xù),2,）,1,、建立波形文件,,,,,,,,,,,,,,波形編輯器,窗口,,3.3.3,仿真設(shè)計文件（續(xù),3,）,2,、輸入信號節(jié)點,,,（,1,） 在波形編輯方式下， 執(zhí)行,Edit,菜單中的,Insert Node or Bus,命令，或者,在波形編輯器左邊,Name,列的空白處點擊鼠標右鍵,，彈出的,Insert,Nodeor,Bus,對話框,,3.3.3,仿真設(shè)計文件（續(xù),4,）,2,、輸入信號節(jié)點,,,,,,,,,,,,,（,2,）,點擊,Insert,Nodeor,Bus,對話框中的,Node Finder,…,按鈕,，彈出,Node Finder,窗口，在此窗口中添加信號節(jié)點3.3.3,,仿真設(shè)計文件（續(xù),5,）,3,、編輯輸入信號,,編輯輸入信號是指在波形編輯器中指定輸入節(jié)點的邏輯電平變化，編輯輸入節(jié)點的波形在仿真編輯窗口的工具欄中列出了各種功能選擇按鈕，主要用于繪制、編輯波形，給輸入信號賦值 具體功能如下：,,：在波形文件中添加注釋；,,：修改信號的波形值，把選定區(qū)域的波形更改成原值的相反值；,,：全屏顯示波形文件；,,：放大、縮小波形；,,：在波形文件信號欄中查找信號名，可以快捷找到待觀察信號；,,：將某個波形替換為另一個波形；,,：給選定信號賦原值的反值；,,：輸入任意固定的值；,,：輸入隨機值,,：給選定的信號賦值，,X,表示不定態(tài)，,0,表示賦,0,，,1,表示賦,1,，,Z,表示高阻態(tài)，,W,表示弱信號，,L,表示低電平，,H,表示高電平，,DC,表示不賦值。

3.3.3,仿真設(shè)計文件（續(xù),6,）,3,、編輯輸入信號,,：設(shè)置時鐘信號的波形參數(shù)，先選中需要賦值的信號，然后鼠標右鍵點擊此圖標彈出,Clock,對話框，在此對話框中可以設(shè)置輸入時鐘信號的起始時間（,Start Time,）、結(jié)束時間（,End Time,）、時鐘脈沖周期（,Period,），相位偏置（,Offset,）以及占空比給信號賦計數(shù)值 ，先選中需要賦值的信號，然后鼠標右鍵點擊此圖標彈出如下圖所示的,Count Value,對話框，然后賦值Count Value,對話框的,Counting,頁,Count Value,對話框的,Timing,頁,3.3.3,,仿真設(shè)計文件（續(xù),7,）,4,、仿真波形文件,,,,QuartusⅡ,軟件中默認的是時序仿真，如果進行功能仿真則需要先對仿真進行設(shè)置，步驟如下：,,,（,1,）,選擇,QuartusⅡ,主窗口,Assignments,菜單下的,Settings,…,命令，可以進入?yún)?shù)設(shè)置頁面，如下圖所示，然后單擊,Simulation Settings,，在右邊的對話框中的,Simulation mode,中選擇,“,Function,”,；,,3.3.3,,仿真設(shè)計文件（續(xù),8,）,4,、仿真波形文件,,,（,2,）,選擇,Quartus,Ⅱ,主窗口,Processing,菜單下的,Generate Functional Simulation,Netlist,命令，生成功能仿真網(wǎng)表文件；,,（,3,）,選擇,Quartus,Ⅱ,主窗口,Processing,菜單下的,Start Simulation,進行功能仿真,。

功能仿真滿足要求后，還要對設(shè)計進行時序仿真，時序仿真可以在編譯后直接進行，但是要將上圖中的,Simulation mode,中設(shè)置為,“,Timing,”,，設(shè)置好以后直接選擇,Start Simulation,命令，執(zhí)行時序仿真3.3.4,,編程下載設(shè)計文件,對設(shè)計進行驗證后，即可對目標器件進行編程和配置，下載設(shè)計文件到硬件中進行硬件驗證QuartusⅡ,編程器,Programmer,最常用的編程模式是,JTAG,模式和主動串行編程模式,AS,JTAG,模式主要用在調(diào)試階段，主動串行編程模式用于板級調(diào)試無誤后將用戶程序固化在串行配置芯片,EPCS,中3.3.4,,編程下載設(shè)計文件（續(xù),1,）,1,、,JTAG,編程下載模式,,,,,此方式的操作步驟主要分為,3,步：,,選擇,QuartusⅡ,主窗口,的,Tools,菜單下的,Programmer,命令或點擊 圖標，進入器件編程和配置對話框如果此對話框中的,Hardware Setup,后為“,No Hardware”,，則需要選擇編程的硬件點擊,Hardware Setup,，進入,Hardware Setup,對話框，下頁圖所示，在此添加硬件設(shè)備。

配置編程硬件后，選擇下載模式，在,Mode,中指定的編程模式為,JTAG,模式；,,確定編程模式后，單擊 添加相應(yīng)的,counter.sof,編程文件，選中,counter.sof,文件后的,Program/Configure,選項，然后點擊 圖標下載設(shè)計文件到器件中，,Process,進度條中顯示編程進度，編程下載完成后就可以進行目標芯片的硬件驗證了3.3.4,,編程下載設(shè)計文件（續(xù),2,）,編程下載對話框,,1,、,JTAG,編程下載模式,3.3.4,,編程下載設(shè)計文件（續(xù),3,）,AS,主動串行編程式的,,操作步驟如下：,,（,1,）,選擇,Quartus,Ⅱ,,主窗口,Assignments,,菜,Device,命令，進入,,Settings,對話框的,,Device,頁面進行設(shè),,置，如右圖2,、,AS,主動串行編,,程模式,3.3.4,編程下載設(shè)計文件（續(xù),4,）,2,、,AS,主動串行編程模式,,,（,2,）選擇,QuartusⅡ,主窗口,的,Tools,菜單下的,Programmer,命令或點擊圖標 ，進入器件編程和配置對話框，添加硬件，選擇編程模式為,Active Serial Program,；,,,（,3,）單擊 添加相應(yīng)的,counter.pof,編程文件，選中文件后的,Program/Configure,、,Verify,和,Blank Check,項，單擊圖標 下載設(shè)計文件到器件中，,Process,進度條中顯示編程進度。

下載完成后程序固化在,EPCS,中，開發(fā)板上電后,EPCS,將自動完成對目標芯片的配置，無須再從計算機上下載程序3.4,QuartusⅡ,中宏功能模塊的調(diào)用方法,,使用,QuartusⅡ,軟件的,MegaWizard Plug-In Manager,中的宏功能模塊可以幫助用戶調(diào)用,QuartusⅡ,內(nèi)部已有的,IP,（知識產(chǎn)權(quán)）核來完成一些復(fù)雜系統(tǒng)的設(shè)計，并可以方便的對調(diào)用的,IP,核的參數(shù)進行修改下面以一個調(diào)用,lpm_counter,宏功能模塊來實現(xiàn)一個十六進制的加法同步計數(shù)器為例，簡單介紹宏功能模塊的使用設(shè)計開始前新建立一個名為,counter16,的工程，在工程中新建一個新的,bdf,文件，選擇,QuartusⅡ,主窗口,的,Tools,菜單下的,MegaWizard Plug-In Manager,命令，進入,MegaWizard Plug-In Manager,對話框第一頁 ，然后依此進行參數(shù)的設(shè)定，具體的流程如圖所示：,,3.4,QuartusⅡ,中宏功能模塊的調(diào)用方法,,MegaWizard Plug-In Manager,第一頁,3.4,Quartus,Ⅱ,中宏功能模塊的調(diào)用方法,,MegaWizard,Plug-In Manager,第二頁,MegaWizard,Plug-In Manager,第三頁,3.4,Quartus,Ⅱ,中宏功能模塊的調(diào)用方法,,,MegaWizard,Plug-In Manager,第四頁,,,MegaWizard,Plug-In Manager,第五頁,3.4,Quartus,Ⅱ,中宏功能模塊的調(diào)用方法,MegaWizard,Plug-In Manager,第六頁,MegaWizard,Plug-In Manager,第七頁,3.5 SignalTap,Ⅱ,邏輯分析儀,SignalTap,Ⅱ,邏輯分析儀是,QuartusⅡ,軟件中集成的一個內(nèi)部邏輯分析軟件，主要是用來觀察設(shè)計的內(nèi)部信號波形，方便查找設(shè)計中的缺陷。

在復(fù)雜的設(shè)計中，不能從外部的輸入輸出引腳上觀察內(nèi)部端口之間（如模塊與模塊之間）的信號波形是否正確，這就可以使用,SignalTap,Ⅱ,邏輯分析儀來進行觀察對于外部的輸入輸出信號，則沒有必要在,SignalTapⅡ,邏輯分析儀中進行觀察3.5 SignalTap,Ⅱ,邏輯分析儀（續(xù),1,）,1,、,SignalTap,Ⅱ,邏輯分析儀的用戶界面,,3.5 SignalTap,Ⅱ,邏輯分析儀（續(xù),2,）,2,、,SignalTap,Ⅱ,邏輯分析儀的使用流程,,,（,1,）新建一個,STP,文件,,,(,2,）添加采樣時鐘以及,,設(shè)置參數(shù),,,1,）添加采樣時鐘,,,2,）定義采樣深度,,,3,）設(shè)置觸發(fā)參數(shù),,,,右圖為,STP,文件參數(shù),,配置界面,3.5 SignalTap,Ⅱ,邏輯分析儀（續(xù),3,）,(3),添加待觀察的信號,,添加信號對話框,(4),編譯包含,STP,文件的工程,(5),檢測硬件配置鏈,(6),捕獲數(shù)據(jù)觀察波形,本章小結(jié),本章主要介紹了,Altera QuartusⅡ,軟件的開發(fā)流程和使用方法以,QuartusⅡ7.2,為例，用一個簡單的設(shè)計實例演示,QuartusⅡ,軟件進行設(shè)計開發(fā)的用戶界面、常用工具和設(shè)計流程；,,,對,QuartusⅡ,軟件中的宏功能模塊的調(diào)用方法做了簡單的說明,;,,,最后介紹了,SignalTapⅡ,邏輯分析儀的使用方法。